超聲波流量計的開發與研制探討 十四

(1)可編程邏輯塊CLB        

超聲波流量計可編程邏輯塊(CLB)是實現邏輯功能的基本單元，它們通常規則的排列成一個陣列，散布于整個芯片。

CLB是FPGA的主要組成部分，也是評估FPGA性能的一個主要參數。它主要由邏輯函數發生器、觸發器、數據選擇器等電路構成。通過對CLB內部的數據選擇器編程，邏輯函數發生器的輸出可以連接到CLB內部觸發器，或者直接連到CLB輸出端，并用來選擇觸發器激勵輸入信號、時鐘有效沿、時鐘使能信號，以及輸出信號。這些數據選擇器的地址控制信號均由編程信息提供，從而實現所需的電路結構。（超聲波流量計）

 

 (2)輸入／輸出模塊IOB

輸入／輸出模塊(IOB)提供了FPGA的器件引腳和內部邏輯陣列之間的連接，內部包含有：可編程延時(Programmable Delay)、可編程輸出緩沖器(Programmable Output Buffer)、可編程輸入緩沖器(Programmable Input Buffer Programmable)、偏置和ESD網絡(Bias&ESD Network)、內部基準(Internal Reference)、到下一個I／O的連接(To Next I／O)、到另一個Bank VREF到輸入端的連接(To Other Extemal VREF Inputs od Bank)，I/O等輸入輸出直接連接到封裝引出端。